数字电子技术（山东联盟—山东华宇工学院） 知到智慧树答案2024 z14058

第一章 单元测试

1、
以下表达式中符合逻辑运算法则的是（     ）

A:

A+1=1

B:

0<1

C:

1+1=10

D:

C·C=C2

答案:

A+1=1

2、
1+1=（  ）

A:0
B:01
C:10
D:1
答案: 10

3、
下列几种说法中与BCD码的性质不符的是（ ）

A:

一组四位二进制数组成的码只能表示一位十进制数

B:

BCD码有多种

C:

BCD码是一组四位二进制数，能表示十六以内的任何一个十进制数

D:

BCD码是一种从0000~1111中人为选定十个的代码 

答案:

BCD码是一组四位二进制数，能表示十六以内的任何一个十进制数

4、
反码是 （11011101），对应的十进制数是（ ）

A:-34

B:-24
C:-93
D:-35
答案: -34

5、
逻辑代数又称为布尔代数。

A:错
B:对
答案: 对

6、
最简与或式的标准有两个，即 与项数最少 、 每个与项中变量数最少 。（ ）

A:对
B:错
答案: 对

7、
十进制数转换到二进制数时小数部分采用的方法是（ ）

A:除2取余法2
B:除10取余法
C:乘10取整法
D:乘2取整法
答案: 乘2取整法

8、
下列逻辑函数属于与非式的是（ ）

A:B
B:A
C:C
D:D
答案: B

9、
以下代码中为无权码的为 （ ）。

A:格雷码
B:8421BCD码
C:余三码
D:5421BCD码
答案: 格雷码;余三码

10、
下列四个数中，与十进制数（163）10不相等的是（ ）

A:(A3)16
B:（10100011）2  
C:（000101100011）8421BCD 
D:（203）8
答案: （203）8

11、
函数F，用卡诺图化简，其卡诺图如下是否正确（ ）

A:错
B:对
答案: 对

12、
.函数F，化简的最简与-或表达式是否正确（ ）。

A:错
B:对
答案: 对

13、
与非门是基本逻辑门电路。

A:错
B:对
答案: 错

14、
A+A=2A。

A:对
B:错
答案: 错

15、
已知某电路的真值表如下，该电路的逻辑表达式为(       )。

A:Y=C

B:Y=AB+C

C:Y=ABC
答案: Y=AB+C

第二章 单元测试

1、
1.TTL集成门电路是有双极型三极管组成的

A:对
B:错
答案: 对

2、
2.TTL输出级采用了什么结构

A:三极管串并联结构
B:放大结构
C:达林顿结构
D:三极管串联结构
答案: 达林顿结构

3、
3.TTL集成门电路输入级实现与的逻辑功能

A:错
B:对
答案: 对

4、
4.集成开路与非门电路也叫作OC门

A:对
B:错
答案: 对

5、
5.CMOS集成电路中的场效应管是什么类型的？

A:增强型
B:耗尽型
C:一个增强型一个耗尽型
答案: 增强型

6、
6.CMOS门电路突出的优点是功耗小，抗干扰能力强

A:错
B:对
答案: 对

7、
7.CMOS集成门电路闲置输入端应与使用输入端并联

A:错
B:对
答案: 错

8、
8.在CMOS集成电路中为了保证管子的电流不超过允许值应在输出端与电容之间串接一个（）

A:电抗器
B:电阻
C:电容
答案: 电阻

9、
9.二极管与门电路中输入端均为高电平时输出为（）

A:0
B:高电平
C:低电平
答案: 高电平

10、
10.由于非门的输出信号与输入的反相，所以非门也称为反相器

A:错
B:对
答案: 对

11、
11.集成门电路中的开关元件主要有MOS管、二极管和三极管

A:对
B:错
答案: 对

12、
12.CMOS管的噪声容限比较低

A:错
B:对
答案: 错

13、
13.TTL集成电路在使用过程中对于闲置的输入端一般不悬空，目的是为了减少干扰。

A:对
B:错
答案: 对

14、
14.TTL电路驱动CMOS电路时主要考虑电流驱动是否匹配的问题。

A:错
B:对
答案: 错

15、
对于与门和与非门，闲置输入端应接正电源或高电平

A:对
B:错
答案: 对

第三章 单元测试

1、
以下错误的是（ ）

A:实现两个一位二进制数相加的电路叫全加器
B:数字比较器可以比较数字大小
C:编码器可分为普通全加器和优先编码器
D:实现两个一位二进制数和来自低位的进位相加的电路叫全加器
答案: 实现两个一位二进制数相加的电路叫全加器

2、
在下列逻辑电路中，不是组合逻辑电路的有（     ）。

A:编码器
B:译码器
C:寄存器
D:全加器
答案: 寄存器

3、
电路的输出态不仅与当前输入信号有关，还与前一时刻的电路状态有关，这种电路为（       ）。

A:时序电路
B:组合电路
答案: 时序电路

4、
若在编码器中有50个编码对象，则输出二进制代码位数至少需要（     ）位。

A:6
B:10
C:5
D:50
答案: 6

5、
一个译码器若有100个译码输出端，则译码输入端至少有（      ）个。

A:6
B:8
C:7
D:5
答案: 7

6、
引起组合逻辑电路中竞争与冒险的原因是

A:

逻辑关系错

B:干扰信号
C:电路延时 
D:电源不稳定
答案: 电路延时 

7、
能实现并-串转换的是（        ）。

A:数据分配器
B:译码器
C:数据选择器
D:数值比较器
答案: 数据选择器

8、
欲设计一个3位无符号数乘法器（即3×3），需要（    ）位输入及（     ）位输出信号。

A:3，3
B:6，6
C:3，6
D:6，3
答案: 6，6

9、
在二——十进制译码器中，未使用的输入编码应做约束项处理。

A:错
B:对
答案: 对

10、
编码器在任何时刻只能对一个输入信号进行编码。

A:对
B:错
答案: 对

11、
优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。

A:对
B:错
答案: 错

12、
有竞争必然有冒险，有冒险也必然有竞争。

A:对
B:错
答案: 错

13、
共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。

A:错
B:对
答案: 对

14、
 3位二进制编码器是3位输入、8位输出。

A:对
B:错
答案: 错

15、
串行进位加法器的优点是电路简单、连接方便，而且运算速度快。

A:对
B:错
答案: 错

第四章 单元测试

1、
各触发器的信号来源不同的计数器称为同步计数器。

A:错
B:对
答案: 错

2、
同步触发器存在空翻现象，而边沿触发器也存在空翻。

A:错
B:对
答案: 错

3、
触发器是由逻辑门电路组成，所以它的功能特点是（ ）

A:

全部是由门电路组成的

B:

它有记忆功能

C:

和逻辑门电路功能相同

D:

没有记忆功能

答案:

它有记忆功能

4、
下列触发器中，不能用于移位寄存器的是（ ）。

A:D触发器
B:基本RS触发器
C:JK触发器
D:T触发器
答案: 基本RS触发器

5、
下列几种触发器中，哪种触发器的逻辑功能最灵活（　）

A:D

B:T
C:JK
D:RS
答案: JK

6、
要使JK触发器的状态和当前状态相反，所加激励信号J和K 应该是（ ）

A:01
B:00
C:11
D:10
答案: 11

7、
对于同步触发的D型触发器，要使输出为1 ，则输入信号D满足（ ）

A:D=1
B:D=0或D=1
C:D=0
D:不确定
答案: D=1

8、
对于D触发器，欲使Qn+1=Qn，应使输入D=（ ）

A:Q
B:不确定
C:1
D:0
答案: Q

9、
设计一个3进制计数器可用2个触发器实现。

A:错
B:对
答案: 对

10、
构成一个5进制计数器需要5个触发器

A:错
B:对
答案: 错

11、
.三态门输出为高阻时，其输出线上电压为高电平

A:错
B:对
答案: 错

12、
 16个触发器构成计数器，该计数器可能的最大计数模值是 32

A:错
B:对
答案: 错

13、
组合逻辑电路通常由触发器组合而成。

A:对
B:错
答案: 错

14、
触发器具有两种状态，当Q=1时触发器处于1态

A:对
B:错
答案: 对

15、
要使JK触发器的状态由0转为1，所加激励信号JK应为00

A:对
B:错
答案: 错

下方是付费阅读内容：本平台商品均为虚拟商品，无法用作二次销售，不支持退换货，请在购买前确认您需要购买的资料准确无误后再购买，望知悉！

完整答案需点击上方按钮支付5元购买,所有答案均为章节测试答案，无期末答案。购买后上方矩形框将出现已付费的隐藏内容。

不知道怎么购买？点此查看购买教程！