VHDL程序中的中间信号必须在_中定义，变量必须在_中定义．（）A结构体结构体B进程进程C结构体进程D实体进程