一个能为VHDL综合器接受，并能作为一个独立的设计单元的完整的VHDL程序称为（）．A设计输出B设计结构C设计实体D设计输入