数字逻辑设计(哈尔滨工业大学) 中国大学mooc慕课答案2024版 m335829

第1周——初识数字逻辑 第1周测验

1、 给定一组余3码为 10010101，将其转换到标准格雷码是（）

答案: 100001

2、 给定一组6311BCD码为 01010011，将其转换到标准格雷码是（）

答案: 111111

3、 给定一组5421BCD码为 10011011，将其转换到二进制数是（）

答案: 1000100

4、 给定一组二进制数 101011，将其转换到8421BCD码是（）

答案: 01000011

5、 给定一组余3码为 10000111，则它表示的十进制数是（）

答案: 54

6、 十进制数28，将它表示为余3码是（）

答案: 01011011

7、 给定一组余3码为 01001000，将其转换到8421BCD码是（）

答案: 00010101

8、 给定一组2421BCD码为 11001110，将其转换到二进制数是（）

答案: 1000100

9、 典型格雷码为00110010，将它转换为余三码是（   ）

答案: 01101000

10、 典型格雷码为01100111，将其转换为十进制数是（  ）

答案: 69

11、 给定一组4221BCD码为 01100101，将其转换到8421BCD码是（）

答案: 01000011

12、 给定一组5421BCD码为 10011010，将其转换到余3码是（）

答案: 10011010

第2周——万丈高楼平地起：逻辑代数基础 第2周测验

1、 下列几种说法中正确的是（               ）。

答案: 逻辑函数的卡诺图是唯一的。;
逻辑函数的最简或与式（和之积）不一定是唯一的。;
逻辑函数的标准与或式是唯一的。

2、 某逻辑函数F的反函数为：，则原函数F的对偶函数的最简与或式(即积之和)为（  ）。

答案:

3、 5个变量最多可构成（   ）个最小项，每个5变量最小项有（   ）个相邻项。

答案: 5

4、 已知逻辑表达式 ，与它功能相等的函数表达式是（      ）

答案:

5、 利用公式化简法将逻辑函数 F=ABC+A(BC)’+BC+B’C+A 化简为最简与或式的结果是（  ）

答案: F=A+C

6、 利用公式化简法将逻辑函数 F=AB’C+A’+B+C’ 化简为最简与或式的结果是（  ）

答案: 1

7、 利用公式化简法将表达式(A+BC)+(DE+F)(A+BC)’化简为最简与或式的结果是（    ）。

答案: A+BC+DE+F

8、 利用公式化简法将表达式(A’B+C+D)(A’B+D)化简为最简与或式的结果是（    ）。

答案: A’B+D 

9、 下面电路的输出结果是(    )。

答案: Y=A+B

10、 化简表达式 (A+B)(C+B)(D’+B)(ACD’+E)，结果是(    )。

答案: ACD’+BE

11、 下面电路的输出结果是(   )。

答案: F=A’B

12、 下面电路的输出结果是(   )。

答案: G=T’

13、 下面电路的输出结果是(   )。

答案: Z=ABC

14、 写出图示电路的逻辑表达式(    )。

答案: A⊕B

15、 写出图示电路的逻辑表达式(    )。

答案: ABC’

16、 写出波形图对应的Y的逻辑表达式(    )。

答案: ABC’+AB’C+A’BC

17、 将表达式 Y=A’BC+AC+B’C 化为最小项之和的形式为（   ）。

答案: A’BC+AB’C+ABC+A’B’C

18、 将表达式 Y=(A+B)(A’+C’+B’) 化为最大项之积的形式为（   ）。

答案: (A+B+C’)( A+B+C)( A’+B’+C’)

19、 利用公式化简法将逻辑函数表达式 AC’+ABC+ACD’+CD，化简为最简与或式的结果是（   ）。

答案: A+CD

20、 利用公式化简法将逻辑函数表达式 BC’+ABC’E+B’(A’D’+AD)’+B(AD’+A’D)，化简为最简与或式的结果是（   ）。

答案: BC’+AD’+A’D

21、 利用公式化简法将逻辑函数表达式 ((A’+B’)D)’+(A’B’+BD)C’+A’C’BD+D’，化简为最简与或式的结果是（   ）。

答案: AB+D’+A’C’

22、 利用公式化简法将逻辑函数表达式 AB’+A’C+C’D’+D，化简为最简与或式的结果是（   ）。

答案: A’+B’+C’+D

23、 如图所示波形，A和B为输入信号，C为输出信号，其反映的逻辑关系可能是（    ）。

答案: 异或

24、 逻辑函数 F=A⊕B 和 G= A⊙B，满足以下关系（   ）。

答案: F’=G;
F=G’;
F=G⊕1

25、 断开图中1和3的连线及2和4的连线，将1和4连通，2和3连通，分别写出电路修改前后灯F与开关A和B之间的表达式（    ）。

答案: 修改前：F=A⊙B修改后：F=A⊕B

26、 简化如下电路，要求化简后用到的逻辑门的数量最少，并且不改变器件结构（不能改变原题中的逻辑门特征，即只有与门、或门、非门三种逻辑门，并且每个逻辑门的输入端不能超过2个）。

答案: F3=(AB+C)’D

27、 简化如下电路，要求化简后用到的逻辑门的数量最少，并且不改变器件结构（不能改变原题中的逻辑门特征，即只有与门、或门、非门三种逻辑门，并且每个逻辑门的输入端不能超过2个）。

答案: F3=(AB+C)’D

第3周——方圆之间的神奇：卡诺图化简 第3周测验

1、 利用卡诺图法化简函数 F(ABCD)=∑m(0,1,4,5,10,11,14,15)+∑d(2,3,6,7)为最简与或式(       )。其中∑d( .)为无关项。

答案: F=A’+C

2、 判断下列哪些逻辑函数是等效的？(    )。X=AC+BD+AB’D’Y=AB+AB’D’+A’BC’Z=BD+AB’D’+ACD+ABC

答案: X和Z是等效的

3、 利用卡诺图化简逻辑函数 F(ABCD)=Σm(0,2,3,5,6,8,9）+ Σd(10,11,12,13,14,15），其中∑d( .)为无关项，以下正确的是（  ）。

答案: F=A+CD’+B’C+B’D’+BC’D

4、 将逻辑函数 F=[(a’+d’+b’c)(b+d+ac’)]’+b’c’d’+a’c’d 化简为最简与或式（  ）。

答案: abd+c’d+b’d’

5、 已知: F1(ABC)=∏M(0,4,5,6 ), F2(ABC)=∏M(0,4,7 )要求计算 F1+F2的最简与或式(   )。

答案: F=B+C

6、 下列几种说法中正确的是（     ）。

答案:  若 X⊕Y = X⊕Z，则 Y = Z

7、 下列说法错误的是（  ）。

答案: 最小项的对偶式 与最大项相等，即：

8、 已知: F1=AB+A’C+B’D, F2=AB’C’D+A’CD+BCD+B’C要求计算 F1⊕F2的最简与或式(   )。

答案: F1⊕F2=A’B’C’D+ABC’+BCD’+ACD’

9、 某逻辑函数 F = AB’+BC’+CD’+A’D+A’C，利用卡诺图法化简为最简与或式，最多可以得到(  )种正确结果。

答案: 4

10、 利用卡诺图化简逻辑函数 F(ABCD)=Σm(0,2,3,4,5,6,11,12）+ Σd(8,9,10,13,14,15），其中∑d( .)为无关项，以下正确的是（  ）。

答案: F=D’+B’C+BC’

11、 逻辑函数 F=A⊕B⊕C，G=A⊙B⊙C，则下列说法正确的是（  ）。

答案: F=G

12、 下列说法错误的是（ ）。

答案: 若逻辑函数F(ABC)=∏M(0,2,5),则F’=Σm(0,3,5）

13、 下列说法正确的是（ ）。

答案: 用卡诺图可判断出逻辑函数F(ABCD)=B’D’+A’D’+C’D’+ACD’,与逻辑函数G(ABCD)=B’D+CD+A’C’D+ABD互为反函数。

14、 利用卡诺图求逻辑函数 F(ABCD)=（A+C’)(A+B)(A’+C)(B+D’)(B+C’)的最简或与式(和之积)为（  ）。

答案: F = B(A’+C)(A+C’)

15、 某逻辑函数F的卡诺图如下，化简结果正确的是(    )。

答案: ;
;

16、 下列几种说法中正确的是（     ）。

答案: 逻辑函数的标准与或式是唯一的。;
逻辑函数的最简或与式（和之积）不一定是唯一的。;
逻辑函数的卡诺图是唯一的。

17、 某逻辑函数 F = AB’+BC’+CD’+A’D+A’C，利用卡诺图法化简为最简与或式，最多可以得到(  )种正确结果。

答案: 多于4种

第4周——玩转逻辑门：组合逻辑电路_1 第4周测验

1、 表达式Z=(AB+C)(D+E+FG)+H+J 对应电路的级数为（      ）级。

答案: 4

2、 Y的逻辑表达式为（   ）。

答案:  ABC+B’D+C’D

3、 下图所示电路的逻辑表达式是(    )。

答案: F1=A⊕B, F2=AB;
F1=A’B+AB’, F2=AB

4、 下图所示电路的逻辑功能是(    )。

答案: 当输入完全一致时，输出为“1”;
三输入等值比较器

5、 图示电路的逻辑表达式为（  ）。其中，黄颜色的逻辑符号代表三态门，EN是使能端。绿颜色的逻辑符号是OC门。

答案: Y = (D + E’+ S’)A;
Y = (D + E’+ S’)[(D + E’+ S’)A+(D + E’+ S’)’BC]

6、 下图所示电路的逻辑功能是(    )。

答案: 1位二进制全加器

7、 下图所示电路的逻辑功能是(    )。

答案: 1位二进制全加器

8、 设计一个组合逻辑电路，输入为一个4位二进制数,当输入能被2或3整除时，要求电路输出端Y输出一个高电平；否则输出低电平。下面电路设计过程中有错误的是（  ）。

答案: 设计完成的逻辑图为：

9、 设计一个3变量排队电路，要求：三个输入信号A,B,C单独输入时，分别输出、、；当多个输入信号同时输入时，任一时刻只能输出优先级最高的一个信号，优先级顺序依次是A，B,C。下面电路设计过程中有错误的是（  ）。

答案: 设计完成的逻辑图为：;
真值表为：

10、 用单一逻辑门（与或非门）设计一个4变量少数淘汰电路。当输入变量A，B，C，D中有两个或两个以下为1时，输出端Y为高电平；否则输出低电平。下面电路设计过程中有错误的是（  ）。

答案: 输出函数表达式为：Y = ∑m(7,11,13,14,15);
输出函数表达式为：Y = ABD + ABC + BCD + ACD

11、 设计可以实现函数F(A, B, C, D) = Σm(5, 10, 11, 12, 13)的最简三级与非门电路。下面给出的设计正确的是（ ）。

答案:

12、 设计能实现逻辑函数 F(a, b, c, d) = a’bd + ac’d的二级门电路，下面设计中存在错误的是（ ）。

答案: ;

13、 分析图示电路的逻辑功能，输出的逻辑表达式为（  ）。

答案: Y = (A⊕B⊕C)’

第5周——险象环生：组合逻辑电路_2 第5周测验

1、 输出端可直接相连，实现线与逻辑功能的是（   ）。

答案: 集电极开路OC门

2、 组合逻辑电路中的险象是由于(   )引起的。

答案: 电路中的时延

3、 下列说法错误的是（  ）。

答案: 组合逻辑电路中的竞争是由逻辑设计错误引起的。;
在组合逻辑电路中，由竞争引起的险象时时刻刻都有，是无法避免的。

4、 下面的电路用于实现逻辑函数 F = AB’D+BC’D’+BCD,目前该电路运行不正常。由于门1、门2和门3的输入线缠绕很紧密，检查输入是否正确很费时，只需要跟踪检查连接不正确的地方即可。当A=B=0、C=D=1时，门4的输入和输出如下图所示。请判断哪一个逻辑门有故障或连接有问题。

答案: 门3

5、 下面的电路用于实现逻辑函数 F = (A’+B+C’D)[A+B’+(C’+D’)(C+D)],电路搭好后发现，当A=C=0、B=D=1时，输出结果F是错误的值。经检查，门1的输出G=0，其他逻辑门的输入和输出如下图所示。请判断哪一个逻辑门有故障或连接有问题。

答案: 门4

6、 逻辑函数 F = (A + C)(A′+ D′)(B′+ C′+ D)，在输入变量为特定取值时，共有（   ）处相邻的卡诺圈会产生险象。

答案: 共有4处，如下图

7、 OC门（集电极开路门）在使用时须在（  ）和（  ）之间接一个电阻。

答案: 输出端；电源

8、 TTL三态与非门（彩色部分）构成的电路如下图所示，在给定输入取值分别为ABC=100、ABC=111的情况下，输出端F的值分别为（  ）。

答案: 1,0

9、 逻辑函数 F=B’CD+ABD’+A’BD 在输入变量特定取值为（    ）时会产生险象。

答案: ACD=011

10、 如图所示，当AB的值为（   ）时，当输入变量C发生变化时，可能产生错误的“0”。

答案: 11

11、 OC门组成的电路如下图所示，当输入分别是ABC=110、ABC=100时，输出端L1的值分别是（   ）。

答案: 0,1

12、 4位二进制串行加法器与4位二进制并行加法器比较，下面哪个说法正确（  ）。

答案: 4位二进制串行加法器运算速度较慢

13、 由集成四位全加器 74LS283 和或非门构成的电路如下图所示，已知输入 DCBA 为 8421BCD码 ，对该电路的分析正确的是（  ）。 

答案: 输出XYZP为5421BCD码;
B1、B0 的表达式为：D+CB+CA

14、 在函数F=AB+CD的真值表中，F=1的状态有（    ）个。

答案: 7

第6周——数字逻辑的基石：组合逻辑电路_3 第6周测验

1、 下图是由8选1数据选择器构成的电路，当 取值为01时，输出端Y的表达式为（  ）。

答案: Y = A⊕B

2、 某全减器，被减数A，减数B，低位借位信号J0，差D，向高位的借位J，在下面的设计中，存在错误的是（ ）。

答案: 全减器真值表

3、 下图中利用译码器芯片74LS138和与非门实现的组合逻辑函数P1的表达式是（   ）。

答案: P1(A,B) = ∑m(0,3)

4、 对下图所示电路分析存在错误的是（ ）。

答案: 该电路的功能为一位半加器

5、 某水仓装有大小两台水泵排水，如下图所示。试设计一个水泵启动、停止逻辑控制电路。具体要求是当水位在H以上时，大小水泵同时开动；水位在H、M之间时，只开大泵；水位在M、L之间时，只开小泵；水位在L以下时，停止排水。下面的设计过程存在错误的是（ ）。

答案: 表达式：F2 = MF1 = L + H’M

6、 下图所示电路由多个数据选择器构成，给出的分析中，存在错误的是（ ）。

答案: 输出端F的最小项表达式为：F(A,B,C,D)= ∑m(0,4,6,7,10,13,15)

7、 电路如下图所示，下面给出的分析过程存在错误的是（  ）。

答案: 输出表达式为：Y=MBC+MAC+MAB+M’ABC+M’A’B’C’

8、 利用一片双4选1数据选择器74HC153连接的电路如下图所示，其中是选择控制端，下面给出的分析过程正确的是（  ）。

答案: 输出端Y1=AB’+A’B;
输出端Y2=AB+A’B’

9、 实现两个4位二进制数相乘的组合电路，应有（ ）个输出。

答案: 8

10、 已知七段数码显示器中b段的逻辑表达式为：b = D+C’D’+A’B’C+AB。其中DCBA是输入的8421BCD码，下面给出的DCBA的各种状态，不能使b段发亮的是（  ）,该数码管高电平点亮。

答案: DCBA=0101;
DCBA=0110

11、 在下图给出的电路中，4个与门的输入分别为A’B’, A’B, AB’, AB时，该电路的等效功能是（  ）。            

答案: 4选1数据选择器

12、 下图给出的是一个4线-10线译码器的框图和真值表，如果将该译码器改做一个3线-8线译码器使用，那么下面操作正确的是（  ）。

答案: 将BCD作为输入，同时A=0。

13、 下面给出的电路中，不能正确实现全加器功能的是（  ）。

答案:

14、 下面给出的电路中，不能正确描述其功能的是（  ）。     

答案: 如果AB=1X，输出端Z的值不确定。

15、 已知输入信号A、B、C的波形，图示电路的输出波形正确的是（  ）。其中74HC151是8选1数据选择器。      

答案:

16、 对下面的电路功能分析正确的是(   )。

答案: 化简后逻辑函数表达式为：F = B⊕C ;
逻辑函数表达式为：

17、 某工厂有三个车间X,Y,Z和一个自备电站，站内有二台发电机A和B，B的发电能力是A的二倍。如果一个车间开工，启动A就可满足要求；如果两个车间开工，启动B就可满足要求；如果三个车间开工，则A和B都应启动才能满足要求。设计一个控制线路，控制A和B的启动。下面给出的设计过程存在错误的是(  )。

答案: 用双四选一74153芯片及基本逻辑门实现：

18、 设计一个监控交通信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿三盏灯R,A,G组成。正常工作时，任何时候只有一盏灯亮，而其它状态时，电路发生故障，要求发出故障信号Z，以提示维护人员前去修理。下面给出的设计过程存在错误的是(  )。

答案: 真值表：

19、 对下面的电路功能分析存在错误的是(   )。

答案: 真值表：

20、 设计一个能驱动七段数码管的显示译码器，该电路共有A、B、C、D四个输入端，任何时刻只允许按下一个按键。当依次按下A、B、C、D四个按键，数码管上分别显示对应的字符A(大写)、b（小写）、C（大写）、d(小写)，初始状态没有键按下时，数码管显示数字0。写出最简与或式，其中数码管为共阴极连接（即对应字段送高电平点亮）。下面给出的设计过程错在错误的是（  ）。

答案: 化简后的表达式：;

21、 分析并计算指定的地址译码范围，下面给出的计算结果正确的是（  ）。

答案: 整个地址译码器的全地址译码范围：280H-2BFH;
设备1的地址译码范围：2A0H-2A7H

22、 分析并计算指定的地址译码范围，下面给出的计算结果正确的是（  ）。

答案: 整个电路的全地址译码范围：440H-47FH;
设备1的地址译码范围：478H-47FH

第7周——走在时间的边沿：触发器 第7周测验

1、 电路如图所示，设触发器的初态为“0”，边沿触发。下面给出的在给定输入时钟作用下的各输出端波形，正确的是（  ）。

答案: ;
;

2、 给定某JK触发器的输入波形，设触发器的初态为“0”。下面给出的结论正确的是（   ）。       

答案: 上升沿触发的JK触发器的输出波形应该如下图所示：;
下降沿触发的JK触发器的输出波形应该如下图所示：

3、 给定某JK触发器的输入波形，设触发器的初态为“0”，边沿触发。下面给出的结论正确的是（   ）。

答案:

4、 下面给出了图示电路的状态方程，存在错误的是（  ）。

答案:

5、 不用任何逻辑门，将JK触发器转换成 T’ 触发器，下面给出的转换方法存在错误的是（  ）。 

答案:

6、 由一个与门、一个或门和一个反相器构成的锁存器如下图所示，下面给出的关于该锁存器的分析错误的是（ ）。

答案: 该锁存器的特性表：

7、 某边沿触发器如下图所示，给定输入波形，其中Preset端是异步置1端，Clear是异步清零端，均为低电平有效，关于该触发器下列给出的分析错误的是（  ）。

答案: 输出波形：

8、 为了实现将D触发器转换为T触发器，下图所示的红色矩形框中应是（  ）。

答案: 异或门

9、 某触发器的功能如下表（a）所示，A、B为触发器的输入端。若完成表(b)所示状态转换，试确定该触发器的状态激励输入，填写在表(b)中，要求考虑各种可能的激励情况。

答案:

10、 某触发器(下降沿工作) 功能如下表所示， 该触发器有两个输入端L和M。在CP时钟脉冲作用下，要使触发器从0态转变为1态,则输入信号可以是（ ）。

答案: L=0, M=0;
 L=0, M=1

11、 在RS触发器、D触发器、T触发器、JK触发器中，功能最全的是（ ）。

答案: JK触发器

12、 将下图中的JK触发器转换为D触发器，则红色方框中应添加的逻辑门是（ ）。

答案: 非门

13、 下图给出的是一个D触发器，ClrN是清零端，下面对于该触发器的分析存在错误的是（  ）。

答案: 输入输出波形：;
该触发器是异步清零方式。

14、 一个M-N触发器的工作特性如下：如果 MN=00，触发器的次态为0；如果 MN=01，触发器的次态与现态相同；如果 MN=10，触发器的次态与现态相反；如果 MN=11，触发器的次态为1；若完成下表所示状态转换，试确定该触发器的状态激励输入，填写在表中，要求考虑各种可能的激励情况。

答案:

15、 一个U-V触发器的工作特性如下：如果 UV=00，触发器状态不变；如果 UV=10，触发器的次态为0；如果 UV=11，触发器状态翻转；不允许出现 UV=01的输入组合；若完成下表所示状态转换，试确定该触发器的状态激励输入，填写在表中，要求考虑各种可能的激励情况。并给出该触发器的次态方程（  ）。

答案: 次态方程：Q+=U’Q+VQ’激励表:

16、 已知某触发器的时钟CP，异步置0端为RD（低电平有效），异步置1端为SD（低电平有效），控制输入端Vi和输出Q的波形如图所示，根据波形可判断这个触发器是（ ）。

答案: 下降沿T触发器

17、 JK触发器在CP脉冲作用下，欲使 Qn+1  = Qn’，则输入信号应为（ ）

答案: J = Qn’ ， K = Qn

18、 由一个与门、一个或门和一个反相器构成的锁存器如下图所示，下面给出的关于该锁存器的分析错误的是（ ）。

答案: 该锁存器的特性表：

下方是付费阅读内容：本平台商品均为虚拟商品，无法用作二次销售，不支持退换货，请在购买前确认您需要购买的资料准确无误后再购买，望知悉！

完整答案需点击上方按钮支付5元购买,所有答案均为章节测试答案，购买后上方矩形框将出现已付费的隐藏内容。

,

第1周——初识数字逻辑 第1周测验

1、 给定一组余3码为 10010101，将其转换到标准格雷码是（）

答案: 100001

2、 给定一组6311BCD码为 01010011，将其转换到标准格雷码是（）

答案: 111111

3、 给定一组5421BCD码为 10011011，将其转换到二进制数是（）

答案: 1000100

4、 给定一组二进制数 101011，将其转换到8421BCD码是（）

答案: 01000011

5、 给定一组余3码为 10000111，则它表示的十进制数是（）

答案: 54

6、 十进制数28，将它表示为余3码是（）

答案: 01011011

7、 给定一组余3码为 01001000，将其转换到8421BCD码是（）

答案: 00010101

8、 给定一组2421BCD码为 11001110，将其转换到二进制数是（）

答案: 1000100

9、 典型格雷码为00110010，将它转换为余三码是（   ）

答案: 01101000

10、 典型格雷码为01100111，将其转换为十进制数是（  ）

答案: 69

11、 给定一组4221BCD码为 01100101，将其转换到8421BCD码是（）

答案: 01000011

12、 给定一组5421BCD码为 10011010，将其转换到余3码是（）

答案: 10011010

第2周——万丈高楼平地起：逻辑代数基础 第2周测验

1、 下列几种说法中正确的是（               ）。

答案: 逻辑函数的卡诺图是唯一的。;
逻辑函数的最简或与式（和之积）不一定是唯一的。;
逻辑函数的标准与或式是唯一的。

2、 某逻辑函数F的反函数为：，则原函数F的对偶函数的最简与或式(即积之和)为（  ）。

答案:

3、 5个变量最多可构成（   ）个最小项，每个5变量最小项有（   ）个相邻项。

答案: 5

4、 已知逻辑表达式 ，与它功能相等的函数表达式是（      ）

答案:

5、 利用公式化简法将逻辑函数 F=ABC+A(BC)’+BC+B’C+A 化简为最简与或式的结果是（  ）

答案: F=A+C

6、 利用公式化简法将逻辑函数 F=AB’C+A’+B+C’ 化简为最简与或式的结果是（  ）

答案: 1

7、 利用公式化简法将表达式(A+BC)+(DE+F)(A+BC)’化简为最简与或式的结果是（    ）。

答案: A+BC+DE+F

8、 利用公式化简法将表达式(A’B+C+D)(A’B+D)化简为最简与或式的结果是（    ）。

答案: A’B+D 

9、 下面电路的输出结果是(    )。

答案: Y=A+B

10、 化简表达式 (A+B)(C+B)(D’+B)(ACD’+E)，结果是(    )。

答案: ACD’+BE

11、 下面电路的输出结果是(   )。

答案: F=A’B

12、 下面电路的输出结果是(   )。

答案: G=T’

13、 下面电路的输出结果是(   )。

答案: Z=ABC

14、 写出图示电路的逻辑表达式(    )。

答案: A⊕B

15、 写出图示电路的逻辑表达式(    )。

答案: ABC’

16、 写出波形图对应的Y的逻辑表达式(    )。

答案: ABC’+AB’C+A’BC

17、 将表达式 Y=A’BC+AC+B’C 化为最小项之和的形式为（   ）。

答案: A’BC+AB’C+ABC+A’B’C

18、 将表达式 Y=(A+B)(A’+C’+B’) 化为最大项之积的形式为（   ）。

答案: (A+B+C’)( A+B+C)( A’+B’+C’)

19、 利用公式化简法将逻辑函数表达式 AC’+ABC+ACD’+CD，化简为最简与或式的结果是（   ）。

答案: A+CD

20、 利用公式化简法将逻辑函数表达式 BC’+ABC’E+B’(A’D’+AD)’+B(AD’+A’D)，化简为最简与或式的结果是（   ）。

答案: BC’+AD’+A’D

21、 利用公式化简法将逻辑函数表达式 ((A’+B’)D)’+(A’B’+BD)C’+A’C’BD+D’，化简为最简与或式的结果是（   ）。

答案: AB+D’+A’C’

22、 利用公式化简法将逻辑函数表达式 AB’+A’C+C’D’+D，化简为最简与或式的结果是（   ）。

答案: A’+B’+C’+D

23、 如图所示波形，A和B为输入信号，C为输出信号，其反映的逻辑关系可能是（    ）。

答案: 异或

24、 逻辑函数 F=A⊕B 和 G= A⊙B，满足以下关系（   ）。

答案: F’=G;
F=G’;
F=G⊕1

25、 断开图中1和3的连线及2和4的连线，将1和4连通，2和3连通，分别写出电路修改前后灯F与开关A和B之间的表达式（    ）。

答案: 修改前：F=A⊙B修改后：F=A⊕B

26、 简化如下电路，要求化简后用到的逻辑门的数量最少，并且不改变器件结构（不能改变原题中的逻辑门特征，即只有与门、或门、非门三种逻辑门，并且每个逻辑门的输入端不能超过2个）。

答案: F3=(AB+C)’D

27、 简化如下电路，要求化简后用到的逻辑门的数量最少，并且不改变器件结构（不能改变原题中的逻辑门特征，即只有与门、或门、非门三种逻辑门，并且每个逻辑门的输入端不能超过2个）。

答案: F3=(AB+C)’D

第3周——方圆之间的神奇：卡诺图化简 第3周测验

1、 利用卡诺图法化简函数 F(ABCD)=∑m(0,1,4,5,10,11,14,15)+∑d(2,3,6,7)为最简与或式(       )。其中∑d( .)为无关项。

答案: F=A’+C

2、 判断下列哪些逻辑函数是等效的？(    )。X=AC+BD+AB’D’Y=AB+AB’D’+A’BC’Z=BD+AB’D’+ACD+ABC

答案: X和Z是等效的

3、 利用卡诺图化简逻辑函数 F(ABCD)=Σm(0,2,3,5,6,8,9）+ Σd(10,11,12,13,14,15），其中∑d( .)为无关项，以下正确的是（  ）。

答案: F=A+CD’+B’C+B’D’+BC’D

4、 将逻辑函数 F=[(a’+d’+b’c)(b+d+ac’)]’+b’c’d’+a’c’d 化简为最简与或式（  ）。

答案: abd+c’d+b’d’

5、 已知: F1(ABC)=∏M(0,4,5,6 ), F2(ABC)=∏M(0,4,7 )要求计算 F1+F2的最简与或式(   )。

答案: F=B+C

6、 下列几种说法中正确的是（     ）。

答案:  若 X⊕Y = X⊕Z，则 Y = Z

7、 下列说法错误的是（  ）。

答案: 最小项的对偶式 与最大项相等，即：

8、 已知: F1=AB+A’C+B’D, F2=AB’C’D+A’CD+BCD+B’C要求计算 F1⊕F2的最简与或式(   )。

答案: F1⊕F2=A’B’C’D+ABC’+BCD’+ACD’

9、 某逻辑函数 F = AB’+BC’+CD’+A’D+A’C，利用卡诺图法化简为最简与或式，最多可以得到(  )种正确结果。

答案: 4

10、 利用卡诺图化简逻辑函数 F(ABCD)=Σm(0,2,3,4,5,6,11,12）+ Σd(8,9,10,13,14,15），其中∑d( .)为无关项，以下正确的是（  ）。

答案: F=D’+B’C+BC’

11、 逻辑函数 F=A⊕B⊕C，G=A⊙B⊙C，则下列说法正确的是（  ）。

答案: F=G

12、 下列说法错误的是（ ）。

答案: 若逻辑函数F(ABC)=∏M(0,2,5),则F’=Σm(0,3,5）

13、 下列说法正确的是（ ）。

答案: 用卡诺图可判断出逻辑函数F(ABCD)=B’D’+A’D’+C’D’+ACD’,与逻辑函数G(ABCD)=B’D+CD+A’C’D+ABD互为反函数。

14、 利用卡诺图求逻辑函数 F(ABCD)=（A+C’)(A+B)(A’+C)(B+D’)(B+C’)的最简或与式(和之积)为（  ）。

答案: F = B(A’+C)(A+C’)

15、 某逻辑函数F的卡诺图如下，化简结果正确的是(    )。

答案: ;
;

16、 下列几种说法中正确的是（     ）。

答案: 逻辑函数的标准与或式是唯一的。;
逻辑函数的最简或与式（和之积）不一定是唯一的。;
逻辑函数的卡诺图是唯一的。

17、 某逻辑函数 F = AB’+BC’+CD’+A’D+A’C，利用卡诺图法化简为最简与或式，最多可以得到(  )种正确结果。

答案: 多于4种

第4周——玩转逻辑门：组合逻辑电路_1 第4周测验

1、 表达式Z=(AB+C)(D+E+FG)+H+J 对应电路的级数为（      ）级。

答案: 4

2、 Y的逻辑表达式为（   ）。

答案:  ABC+B’D+C’D

3、 下图所示电路的逻辑表达式是(    )。

答案: F1=A⊕B, F2=AB;
F1=A’B+AB’, F2=AB

4、 下图所示电路的逻辑功能是(    )。

答案: 当输入完全一致时，输出为“1”;
三输入等值比较器

5、 图示电路的逻辑表达式为（  ）。其中，黄颜色的逻辑符号代表三态门，EN是使能端。绿颜色的逻辑符号是OC门。

答案: Y = (D + E’+ S’)A;
Y = (D + E’+ S’)[(D + E’+ S’)A+(D + E’+ S’)’BC]

6、 下图所示电路的逻辑功能是(    )。

答案: 1位二进制全加器

7、 下图所示电路的逻辑功能是(    )。

答案: 1位二进制全加器

8、 设计一个组合逻辑电路，输入为一个4位二进制数,当输入能被2或3整除时，要求电路输出端Y输出一个高电平；否则输出低电平。下面电路设计过程中有错误的是（  ）。

答案: 设计完成的逻辑图为：

9、 设计一个3变量排队电路，要求：三个输入信号A,B,C单独输入时，分别输出、、；当多个输入信号同时输入时，任一时刻只能输出优先级最高的一个信号，优先级顺序依次是A，B,C。下面电路设计过程中有错误的是（  ）。

答案: 设计完成的逻辑图为：;
真值表为：

10、 用单一逻辑门（与或非门）设计一个4变量少数淘汰电路。当输入变量A，B，C，D中有两个或两个以下为1时，输出端Y为高电平；否则输出低电平。下面电路设计过程中有错误的是（  ）。

答案: 输出函数表达式为：Y = ∑m(7,11,13,14,15);
输出函数表达式为：Y = ABD + ABC + BCD + ACD

11、 设计可以实现函数F(A, B, C, D) = Σm(5, 10, 11, 12, 13)的最简三级与非门电路。下面给出的设计正确的是（ ）。

答案:

12、 设计能实现逻辑函数 F(a, b, c, d) = a’bd + ac’d的二级门电路，下面设计中存在错误的是（ ）。

答案: ;

13、 分析图示电路的逻辑功能，输出的逻辑表达式为（  ）。

答案: Y = (A⊕B⊕C)’

第5周——险象环生：组合逻辑电路_2 第5周测验

1、 输出端可直接相连，实现线与逻辑功能的是（   ）。

答案: 集电极开路OC门

2、 组合逻辑电路中的险象是由于(   )引起的。

答案: 电路中的时延

3、 下列说法错误的是（  ）。

答案: 组合逻辑电路中的竞争是由逻辑设计错误引起的。;
在组合逻辑电路中，由竞争引起的险象时时刻刻都有，是无法避免的。

4、 下面的电路用于实现逻辑函数 F = AB’D+BC’D’+BCD,目前该电路运行不正常。由于门1、门2和门3的输入线缠绕很紧密，检查输入是否正确很费时，只需要跟踪检查连接不正确的地方即可。当A=B=0、C=D=1时，门4的输入和输出如下图所示。请判断哪一个逻辑门有故障或连接有问题。

答案: 门3

5、 下面的电路用于实现逻辑函数 F = (A’+B+C’D)[A+B’+(C’+D’)(C+D)],电路搭好后发现，当A=C=0、B=D=1时，输出结果F是错误的值。经检查，门1的输出G=0，其他逻辑门的输入和输出如下图所示。请判断哪一个逻辑门有故障或连接有问题。

答案: 门4

6、 逻辑函数 F = (A + C)(A′+ D′)(B′+ C′+ D)，在输入变量为特定取值时，共有（   ）处相邻的卡诺圈会产生险象。

答案: 共有4处，如下图

7、 OC门（集电极开路门）在使用时须在（  ）和（  ）之间接一个电阻。

答案: 输出端；电源

8、 TTL三态与非门（彩色部分）构成的电路如下图所示，在给定输入取值分别为ABC=100、ABC=111的情况下，输出端F的值分别为（  ）。

答案: 1,0

9、 逻辑函数 F=B’CD+ABD’+A’BD 在输入变量特定取值为（    ）时会产生险象。

答案: ACD=011

10、 如图所示，当AB的值为（   ）时，当输入变量C发生变化时，可能产生错误的“0”。

答案: 11

11、 OC门组成的电路如下图所示，当输入分别是ABC=110、ABC=100时，输出端L1的值分别是（   ）。

答案: 0,1

12、 4位二进制串行加法器与4位二进制并行加法器比较，下面哪个说法正确（  ）。

答案: 4位二进制串行加法器运算速度较慢

13、 由集成四位全加器 74LS283 和或非门构成的电路如下图所示，已知输入 DCBA 为 8421BCD码 ，对该电路的分析正确的是（  ）。 

答案: 输出XYZP为5421BCD码;
B1、B0 的表达式为：D+CB+CA

14、 在函数F=AB+CD的真值表中，F=1的状态有（    ）个。

答案: 7

第6周——数字逻辑的基石：组合逻辑电路_3 第6周测验

1、 下图是由8选1数据选择器构成的电路，当 取值为01时，输出端Y的表达式为（  ）。

答案: Y = A⊕B

2、 某全减器，被减数A，减数B，低位借位信号J0，差D，向高位的借位J，在下面的设计中，存在错误的是（ ）。

答案: 全减器真值表

3、 下图中利用译码器芯片74LS138和与非门实现的组合逻辑函数P1的表达式是（   ）。

答案: P1(A,B) = ∑m(0,3)

4、 对下图所示电路分析存在错误的是（ ）。

答案: 该电路的功能为一位半加器

5、 某水仓装有大小两台水泵排水，如下图所示。试设计一个水泵启动、停止逻辑控制电路。具体要求是当水位在H以上时，大小水泵同时开动；水位在H、M之间时，只开大泵；水位在M、L之间时，只开小泵；水位在L以下时，停止排水。下面的设计过程存在错误的是（ ）。

答案: 表达式：F2 = MF1 = L + H’M

6、 下图所示电路由多个数据选择器构成，给出的分析中，存在错误的是（ ）。

答案: 输出端F的最小项表达式为：F(A,B,C,D)= ∑m(0,4,6,7,10,13,15)

7、 电路如下图所示，下面给出的分析过程存在错误的是（  ）。

答案: 输出表达式为：Y=MBC+MAC+MAB+M’ABC+M’A’B’C’

8、 利用一片双4选1数据选择器74HC153连接的电路如下图所示，其中是选择控制端，下面给出的分析过程正确的是（  ）。

答案: 输出端Y1=AB’+A’B;
输出端Y2=AB+A’B’

9、 实现两个4位二进制数相乘的组合电路，应有（ ）个输出。

答案: 8

10、 已知七段数码显示器中b段的逻辑表达式为：b = D+C’D’+A’B’C+AB。其中DCBA是输入的8421BCD码，下面给出的DCBA的各种状态，不能使b段发亮的是（  ）,该数码管高电平点亮。

答案: DCBA=0101;
DCBA=0110

11、 在下图给出的电路中，4个与门的输入分别为A’B’, A’B, AB’, AB时，该电路的等效功能是（  ）。            

答案: 4选1数据选择器

12、 下图给出的是一个4线-10线译码器的框图和真值表，如果将该译码器改做一个3线-8线译码器使用，那么下面操作正确的是（  ）。

答案: 将BCD作为输入，同时A=0。

13、 下面给出的电路中，不能正确实现全加器功能的是（  ）。

答案:

14、 下面给出的电路中，不能正确描述其功能的是（  ）。     

答案: 如果AB=1X，输出端Z的值不确定。

15、 已知输入信号A、B、C的波形，图示电路的输出波形正确的是（  ）。其中74HC151是8选1数据选择器。      

答案:

16、 对下面的电路功能分析正确的是(   )。

答案: 化简后逻辑函数表达式为：F = B⊕C ;
逻辑函数表达式为：

17、 某工厂有三个车间X,Y,Z和一个自备电站，站内有二台发电机A和B，B的发电能力是A的二倍。如果一个车间开工，启动A就可满足要求；如果两个车间开工，启动B就可满足要求；如果三个车间开工，则A和B都应启动才能满足要求。设计一个控制线路，控制A和B的启动。下面给出的设计过程存在错误的是(  )。

答案: 用双四选一74153芯片及基本逻辑门实现：

18、 设计一个监控交通信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿三盏灯R,A,G组成。正常工作时，任何时候只有一盏灯亮，而其它状态时，电路发生故障，要求发出故障信号Z，以提示维护人员前去修理。下面给出的设计过程存在错误的是(  )。

答案: 真值表：

19、 对下面的电路功能分析存在错误的是(   )。

答案: 真值表：

20、 设计一个能驱动七段数码管的显示译码器，该电路共有A、B、C、D四个输入端，任何时刻只允许按下一个按键。当依次按下A、B、C、D四个按键，数码管上分别显示对应的字符A(大写)、b（小写）、C（大写）、d(小写)，初始状态没有键按下时，数码管显示数字0。写出最简与或式，其中数码管为共阴极连接（即对应字段送高电平点亮）。下面给出的设计过程错在错误的是（  ）。

答案: 化简后的表达式：;

21、 分析并计算指定的地址译码范围，下面给出的计算结果正确的是（  ）。

答案: 整个地址译码器的全地址译码范围：280H-2BFH;
设备1的地址译码范围：2A0H-2A7H

22、 分析并计算指定的地址译码范围，下面给出的计算结果正确的是（  ）。

答案: 整个电路的全地址译码范围：440H-47FH;
设备1的地址译码范围：478H-47FH

第7周——走在时间的边沿：触发器 第7周测验

1、 电路如图所示，设触发器的初态为“0”，边沿触发。下面给出的在给定输入时钟作用下的各输出端波形，正确的是（  ）。

答案: ;
;

2、 给定某JK触发器的输入波形，设触发器的初态为“0”。下面给出的结论正确的是（   ）。       

答案: 上升沿触发的JK触发器的输出波形应该如下图所示：;
下降沿触发的JK触发器的输出波形应该如下图所示：

3、 给定某JK触发器的输入波形，设触发器的初态为“0”，边沿触发。下面给出的结论正确的是（   ）。

答案:

4、 下面给出了图示电路的状态方程，存在错误的是（  ）。

答案:

5、 不用任何逻辑门，将JK触发器转换成 T’ 触发器，下面给出的转换方法存在错误的是（  ）。 

答案:

6、 由一个与门、一个或门和一个反相器构成的锁存器如下图所示，下面给出的关于该锁存器的分析错误的是（ ）。

答案: 该锁存器的特性表：

7、 某边沿触发器如下图所示，给定输入波形，其中Preset端是异步置1端，Clear是异步清零端，均为低电平有效，关于该触发器下列给出的分析错误的是（  ）。

答案: 输出波形：

8、 为了实现将D触发器转换为T触发器，下图所示的红色矩形框中应是（  ）。

答案: 异或门

9、 某触发器的功能如下表（a）所示，A、B为触发器的输入端。若完成表(b)所示状态转换，试确定该触发器的状态激励输入，填写在表(b)中，要求考虑各种可能的激励情况。

答案:

10、 某触发器(下降沿工作) 功能如下表所示， 该触发器有两个输入端L和M。在CP时钟脉冲作用下，要使触发器从0态转变为1态,则输入信号可以是（ ）。

答案: L=0, M=0;
 L=0, M=1

11、 在RS触发器、D触发器、T触发器、JK触发器中，功能最全的是（ ）。

答案: JK触发器

12、 将下图中的JK触发器转换为D触发器，则红色方框中应添加的逻辑门是（ ）。

答案: 非门

13、 下图给出的是一个D触发器，ClrN是清零端，下面对于该触发器的分析存在错误的是（  ）。

答案: 输入输出波形：;
该触发器是异步清零方式。

14、 一个M-N触发器的工作特性如下：如果 MN=00，触发器的次态为0；如果 MN=01，触发器的次态与现态相同；如果 MN=10，触发器的次态与现态相反；如果 MN=11，触发器的次态为1；若完成下表所示状态转换，试确定该触发器的状态激励输入，填写在表中，要求考虑各种可能的激励情况。

答案:

15、 一个U-V触发器的工作特性如下：如果 UV=00，触发器状态不变；如果 UV=10，触发器的次态为0；如果 UV=11，触发器状态翻转；不允许出现 UV=01的输入组合；若完成下表所示状态转换，试确定该触发器的状态激励输入，填写在表中，要求考虑各种可能的激励情况。并给出该触发器的次态方程（  ）。

答案: 次态方程：Q+=U’Q+VQ’激励表:

16、 已知某触发器的时钟CP，异步置0端为RD（低电平有效），异步置1端为SD（低电平有效），控制输入端Vi和输出Q的波形如图所示，根据波形可判断这个触发器是（ ）。

答案: 下降沿T触发器

17、 JK触发器在CP脉冲作用下，欲使 Qn+1  = Qn’，则输入信号应为（ ）

答案: J = Qn’ ， K = Qn

18、 由一个与门、一个或门和一个反相器构成的锁存器如下图所示，下面给出的关于该锁存器的分析错误的是（ ）。

答案: 该锁存器的特性表：

,

第9周——触发器用起来：同步时序逻辑电路的设计_1 第9周测验

1、 根据给出的状态表，隐含表填写正确的是（  ）。

答案:

2、 利用隐含表找出下面表中所有的等价状态（  ）。

答案: a ≡ c, b ≡ d, b ≡ e, d ≡ e

3、 利用隐含表化简下面的原始状态表（  ）。

答案:

4、 利用隐含表转出下面不完全定义状态表中所有的最大兼容状态类（  ）。

答案: 3个最大兼容状态类：（S0,S1）,(S1,S2),(S0,S3)

5、 化简下面的状态表，使得状态数最少（  ）。

答案:

6、 某时序电路有两个输入X1,X2和一个输出Z，下面给出的是该电路的原始状态图，利用隐含表的方法化简为最简状态图（ ）。

答案:

7、 给出下面状态转换表对应的状态转换图(   )。

答案:

8、 给出下面状态转换表对应的状态转换图(   )。

答案:

9、 画出下面时序电路的状态转换表，并指出该时序电路的类型（  ）。

答案: 摩尔型时序逻辑电路，状态转换表：

10、 某时序电路的输出表达式为：Z=X’B’+XB，该时序电路属于那种类型？下面给出的该时序电路的状态转换表缺少输出值，请完善该状态转换表，并画出状态转换图。下面所给解答完全正确的是（  ）。

答案: 米里型时序逻辑电路，完善后的状态转换表及状态转换图：

11、 某计数器电路如下图所示，求计数器的模值，并画出状态转换图，下面给出的分析过程正确的是（  ）。

答案: 驱动方程：;
状态转换图：;
模5计数器

12、 下面的说法正确的是（  ）。

答案: 等效状态具有传递性

13、 利用隐含表化简下面状态表，隐含表正确的是（ ）。

答案:

14、 利用隐含表化简下面状态表，隐含表正确的是（ ）。

答案:

15、 利用隐含表找出下面不完全定义状态表中所有的最大相容状态类（  ）。

答案: 3个最大相容状态类：（S0,S1）,(S1,S2),(S0,S3)

16、 画出下面时序电路的状态转换表，并指出该时序电路的类型（  ）。

答案: 摩尔型同步时序逻辑电路，状态转换表：

17、 某时序电路的输出表达式为：Z=X’B’+XB，其中X是输入信号，该时序电路属于那种类型？下面给出的该时序电路的状态转换表缺少输出值，请完善该状态转换表，并画出状态转换图。下面所给解答完全正确的是（  ）。

答案: 米里型时序逻辑电路，完善后的状态转换表及状态转换图：

第10周——触发器用起来：同步时序逻辑电路的设计_2 第10周测验

1、 某移位寄存器型计数器的状态转换表如下所示。利用D触发器设计实现，下面给出的设计过程存在错误的是（ ）。

答案: 驱动方程：

2、 利用最少的JK触发器和与非门设计一个同步模7加法计数器，计数器的状态转换图如下图所示，下面给出的设计正确的是（  ）。

答案: 驱动方程：

3、 设计一个串行数据检测器，当串行输入数据X端连续输入三个0时，输出Y为1，否则输出Y为0。在任何情况下，若X输入1，电路回到初始状态。设初始状态为S0=00,输入一个0后变为状态S1=01,输入两个0后，变为状态S2=10，输入三个0后变为状态S3=11，输出Y为高电平。利用JK触发器设计一个同步摩尔型时序电路，下面给出的设计过程存在错误的是（ ）。

答案: 摩尔型状态转换图：;
驱动方程：

4、 某同步时序电路的状态图如下图所示，要求使用T触发器设计实现，假设电路的初始状态为Q3Q2Q1=100。下面给出的设计过程存在错误的是（ ）。

答案: 状态转换真值表：;
驱动方程：

5、 A, B是某同步时序逻辑电路的2个输入端， Z为输出。下面给出的是该电路的最简状态表，若状态分配为：S1——11，S2——10，S3——01。 现有某触发器(下降沿工作)， 该触发器有两个输入端L和M，功能如下表所示。现利用该触发器及最少的逻辑门设计实现上述同步时序电路,下面给出的设计结论正确的是（ ）。

答案: 驱动方程及输出方程：L2 = A’M2 = Y1+B’L1 = B’M1 = Y2’+ B’ Z = BY1’

6、 某同步时序电路状态图如下，初始状态为011，试用D触发器及最少的逻辑门设计实现。下面给出的设计结论正确的是（  ）。

答案: 驱动方程及输出方程：

7、 某触发器(下降沿工作) 有两个输入端A和B，功能如下表所示。现利用该触发器及最少的逻辑门设计实现某同步时序电路，状态图如下，初始状态为011。下面给出的设计结论正确的是（ ）。

答案: 驱动方程及输出方程：

8、 设计一个串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如：输入X     101100111011110输出Y     000000001000110用D触发器及相应的逻辑门实现同步时序设计，为简单起见，化简后的状态编码分配按照自然顺序依次给定（例如，5个状态s0,s1,s2,s3,s4，则编码分别为000,001,010,011,100），下面给出的设计过程存在错误的是（ ）。

答案: 输出方程及驱动方程：

9、 用D触发器设计一个8421码的同步模10加法计数器，当计数器值为奇数时，输出Z为1，否则Z为0。下面给出的设计过程错误的是（ ）。

答案: 需要5个D触发器;
驱动方程及输出方程：

10、 指出下面移位寄存器电路的类型，并画出状态图（  ）。

答案: 摩尔型时序逻辑，状态转换图为：

11、 某时序电路如下图所示，画出状态转换图，说明电路功能，并判断能否自启动，下面给出的分析过程正确的是（  ）。

答案: 模6计数器，电路不能自启动，状态图如下：

12、 某异步时序电路的最简状态如下图所示，其中X1和X2为两个输入端，Z为输出。若状态编码给定为：S1——11，S2——01，S3——10。试用上升沿触发的D触发器及相应的逻辑门设计该异步时序的最简电路。下面给出的设计过程正确的是（  ）。

答案: 状态转换真值表：;
驱动方程及输出方程：

13、 用JK触发器及相应的逻辑门实现设计一个异步模6加法计数器电路，其计数规律为下图所示。异步计数器设计的原则是：每个触发器状态翻转的地方必须提供时钟脉冲，并且提供给每个触发器的时钟脉冲数量越少越好。下面给出的设计过程正确的是（  ）。

答案: 时钟供给：Cp1由外接时钟源提供；CP3和CP2由Q1提供状态转换真值表：

14、 用JK触发器设计一个可控计数器，当控制端X=1时，实现：当控制端X=0时，实现：下面给出的设计正确的是(  )。

答案: 可控计数器的全状态转换图：;
驱动方程：

15、 用JK触发器设计一个米里型1011序列检测器，X为输入端，如下图所示：若状态设定为：S0：初始状态及检测成功状态S1：输入一个1后的状态S2：输入10后的状态S3：输入101后的状态，此时再输入1，电路输出Z=1。下面给出的设计正确的是（  ）。

答案: 状态图：;
状态表：

第11周——中规模芯片显身手：利用中规模芯片设计时序逻辑电路 第11周测验

1、 如图所示时序电路，该电路的功能是（  ）。

答案: 模7计数器

2、 如图所示时序电路，该电路的功能是（  ）。

答案: 模10计数器

3、 某时序电路如下图所示，下面给出的对该电路的分析正确的是（ ）。

答案: 电路功能是一个可变模值计数器。;
A1和A0取不同的值，该电路能实现如下功能：

4、 由74LS90构成的时序电路如下，分析此电路是多少进制的计数器？（  ）

答案: 模3计数器

5、 由74LS160构成的时序电路如下，分析此电路是多少进制的计数器，并画出状态转换图。（  ）

答案: 模6计数器，状态转换图如下：

6、 由74LS160构成的时序电路如下，分析此电路是多少进制的计数器，并画出状态转换图。（  ）

答案: 模6计数器，状态转换图为：

7、 由74LS160构成的时序电路如下，分析此电路是多少进制的计数器（  ）。

答案: 模365计数器

8、 下面给出的时序电路不能实现模7计数器的电路是（  ）。

答案:

9、 由74LS194构成的时序电路如下，若初始状态寄存器输出端，分析输出端状态转换情况。（  ）

答案: 输出端的状态转换情况：

10、 由74LS194及8选1数据选择器74LS151构成的时序电路如下，若初始状态寄存器输出端，分析输出端状态转换情况。（  ）

答案: 输出端的状态转换情况：

11、 由74LS194构成的时序电路如下，若初始状态寄存器输出端，分析输出端状态转换情况。（  ）

答案: 输出端状态转移情况:

12、 由寄存器芯片74LS194构成的电路如下图所示，是数据并行输出端，初始值为0000。ABCD是数据并行输入端，是右移串行输入端， MB和MA是方式控制端。下面给出的对该时序电路的分析存在错误的是（ ）。

答案: 电路的状态转换图：F3F2F1F0

13、 分析下图所示计数器的模值（  ）。

答案: 196

14、 由移位寄存器及四选一数据选择器构成的电路如下图所示，是寄存器的数据并行输出端，初始值为0000。ABCD是数据并行输入端，SI是串行输入端， M和N是方式控制端,功能表如下图所示。下面给出的对该时序电路的分析正确的是（  ）。

答案: 是摩尔型时序逻辑，状态转换图为：

15、 某移位寄存器的功能如下面的表格所述，寄存器下降沿触发，电路连接如下图，下面给出的输入输出波形图正确的是（  ）。      

答案:

第12周——我的芯片我做主：可编程逻辑器件 第12周测验

1、 ROM主要由（ ）和（ ）两部分组成。

答案: 地址译码器；存储矩阵

2、 某PROM有8根数据线，8位地址线，则其存储容量为（ ）。

答案: 2Kbit

3、 下图所示为14*4位ROM，为地址输入，为数据输出，下面给出的输出表达式完全正确的是（ ）。

答案:

4、 需要多大容量的ROM可以实现4个五变量的逻辑函数？（  ）

答案: 32字*4位

5、 逻辑函数如下图的ROM阵列所示，下面给出的输出函数表达式有错误的是（  ）。

答案:

6、 利用ROM实现以下逻辑函数，下面所给设计正确的是（ ）。

答案: 设计完成的ROM阵列图为：

7、 利用ROM实现以下逻辑函数，下面所给设计存在错误的是（ ）。

答案: 该ROM需要3根地址线，4位输出线。

8、 利用PROM进行逻辑设计时，应将逻辑函数表达式表示成（  ）。

答案: 标准“与-或”式

9、 关于存储器扩展，下列说法错误的是（ ）。

答案: 对存储器进行“字扩展”：扩展前后存储器每个存储单元中存储数据的位数不变，只改变存储器存储单元的数量（字数），各个存储器芯片可以共用片选信号，不需要加以区分。

10、 若某存储器芯片的容量为128K*8位，则访问该芯片，需要（  ）位地址。

答案: 17位

11、 下列关于EPROM的叙述正确的是（ ）。

答案: 编程后可用紫外线擦除

12、 利用PLA实现以下函数：下面给出的设计正确的是（  ）。

答案:

13、 关于PROM、PLA 和 PAL，下列说法错误的是（  ）。

答案: PAL与PROM的或门阵列都是固定连接，不可编程的。;
PLA与PROM的与门阵列都是固定连接，不可编程的。

14、 GAL的基本结构包括可编程的（  ）、不可编程的（  ）及可编程的（  ）。

答案: 与阵；或阵；输出逻辑宏

15、 对于PLA，PAL，PROM这三种可编程逻辑器件而言，下图所示的阵列最有可能是以上三者中的（  ）， 该阵列的输出F的表达式为（  ）。

答案: PLA；  BC+AC

16、 有5种逻辑部件ROM、PROM, PLA 、PAL及GAL，其中（  ）的与阵是可编程的。

答案: PLA 、PAL及GAL

17、 有三种逻辑部件PROM, PLA 及 PAL，其中利用(  )设计组合逻辑电路时，必须将待设计的逻辑函数表达式转换为最小项之和的形式。

答案: PROM

18、 在PAL、GAL、PROM及基于查找表技术的FPGA这四种器件中,输出可编程的器件是（  ）。

答案: GAL和 FPGA

19、 下图所示为16*4位ROM，为地址输入，为数据输出，下面给出的输出表达式完全正确的是（ ）。

答案:

不知道怎么购买？点此查看购买教程！