数字电路分析与设计实验(浙江大学) 中国大学mooc慕课答案2024版 m47206

第一讲 认识数字电路 第一讲单元测验

1、 用带宽100MHZ的示波器，将垂直偏转因素置于100Mv/div,测量输出为1V峰峰的100MHZ稳幅正玄信号源的波形，其荧光屏上的垂直高度应显示为（    ）V;如果信号源的波形输出幅度为0.1V有效值，则示波器屏幕垂直高度显示（   ）div。（注：示波器与信号源均为匹配状态）某带宽为100MHz的示波器，垂直通道灵敏度为100mv/div，当测量1V峰峰值的100MHz标准正弦波时，示波器上的垂直高度应显示为？

答案: 0.7V

2、 示波器使用时，如果被观察信号为含有直流分量的正弦波，应当选择什么耦合方式？

答案: 直流

3、 TTL系列数字集成电路的供电电源可选择

答案: +5V

4、 波形的上升时间定义为

答案: 从稳态值的10%上升到稳态值90%所需的时间

5、 双通道示波器在同时观察两路信号时，下列说法正确的是：

答案: 由于两个探头的接地端都和示波器内部的参考电位相连，故只需将其中一个探头的参考端与被测信号的参考电位相连接即可。

6、 集成电路型号“SN74LS00N”与“DM74LS00N”的区别在于

答案: 生产厂家不同 

7、 若“非”门由74LS00与非门改接而成，则多余输入端接法错误的是

答案: 接地

第二讲 EDA设计入门 第二讲单元测验

1、  用Quartus软件进行设计时，新建项目的后缀名是      

答案: .qpf   

2、 用Quartus软件进行设计时，波形分析文件的后缀名是

答案: .vwf

3、  用Quartus软件进行设计时，新建原理图文件的后缀名是

答案: .bdf 

4、 用Quartus软件进行设计时，新建VHDL文件的后缀名是

答案: .vhd

5、 关于 VHDL标识符的表述正确的是

答案:  v_wf

作业第二讲 EDA设计入门 第二讲单元作业

1、 用7411（三输入与门）实现三输入与门的仿真，将仿真波形以图片形式上传（提示：7411的逻辑关系Y=ABC）
评分规则:  要求图片能够反映与门的逻辑关系即可

第三讲 组合逻辑电路——全加器 第三讲单元测验

1、 测试全加器电路功能时，输入端信号应使用实验箱上的

答案: 数据开关 

2、 当电路调试出现故障时，常使用（      ）逐级查找故障点

答案: 三态逻辑指示

3、 用Quartus软件进行设计时，可下载到FPGA器件的后缀名是  

答案: .sof   

4、 已知下述语句在完整的程序中，语法上正确的是

答案: LIBRARY ieee；

5、   用Quartus软件进行设计时，用原理图文件设计下述描述正确的是 

答案: 原理图修改保存后必须重新编译

6、  对于DE10-Lite开发板上FPGA芯片的描述正确的是 

答案: Unused pins最好选择As input tri_stated

7、  对于完整的一位全加器VHDL程序，描述正确的是

答案: 实体名和结构体名都必须是标识符

8、 在74LS55中，当某组“与”内有部分管脚多余时，应如何处理

答案: 接高电平;
与有用端子并联使用;
接电源

作业第三讲 组合逻辑电路——全加器 第三讲单元作业

1、 Quartus下应用7400和7455画原理图设计一位全减器，将仿真波形以图片上传。
评分规则:  要求图片能够全面反映全减器的逻辑功能：A,B,J->D,Jo0,0,0->0,00,0,1->1,10,1,0->1,10,1,1->0,11,0,0->1,01,0,1->0,01,1,0->0,01,1,1->1,1

第四讲 EDA（1）——二进制加法器的设计 第四讲单元测验

1、 用Quartus软件进行设计4位串行进位二进制全加器时，下述描述正确的是

答案: 若“a: IN STD_LOGIC_VECTOR(3 Downto 0);”，在转换为symbol时，必须用Orthogonal Bus Tool连接

2、  已知下述语句在完整的程序中，语法上正确的是

答案: c<=’0′ WHEN  A=’1′ AND B=’1′ ELSE ‘1 ‘;  

3、 对于DE10-Lite开发板上数码管的描述正确的是

答案: 上述都不准确  

4、  同学设计的VHDL部分源码如下，为了实现8位数奇偶判断电路，试下述功能描述正确的是：Architecture a of xor8aa isSignal z1,z2: std_logic;Component xor4cPort(a: IN STD_LOGIC_VECTOR(3 Downto 0);z: out std_logic); end component;Begin 

答案: U1: xor4c Port map(a, b, c, d, z1);        U2: xor4c Port map(e, f, g, h, z2);        z<=z1 xor z2;  

下方是付费阅读内容：本平台商品均为虚拟商品，无法用作二次销售，不支持退换货，请在购买前确认您需要购买的资料准确无误后再购买，望知悉！

完整答案需点击上方按钮支付5元购买,所有答案均为章节测试答案，购买后上方矩形框将出现已付费的隐藏内容。

不知道怎么购买？点此查看购买教程！