数字电子技术基础(国防科技大学) 中国大学mooc慕课答案2024版 m98029

第7讲 逻辑函数的卡诺图化简法 第一章 逻辑代数基础-单元测试

1、 （88）10＝（         ）16。

答案: 58

2、 将逻辑函数表示成最简“与非-与非”形式为        。

答案:

3、 函数的反函数       。

答案:

4、 将（57.6）8进行数制转换时，转换错误的是：        

答案: （47.3）10

5、 下列几种说法中与BCD码的性质不符的是：       

答案: BCD码均为恒权码，如8421-BCD，5421-BCD，2421-BCD等等

6、 若仅当输入变量A、B全为‘1’时，输出F=0，则输出与输入的关系是             运算。

答案: 与非

7、 已知函数，将其化为最简”与-或”形式为        

答案: ABC+ACD

8、 已知函数，约束条件为，将其化为最简“与-或”形式为              

答案:

9、 若已知，则判断成立的最简单方法是以下       规则？

答案: 对偶规则

10、 若A+B=1，则            。

答案:

11、 奇偶校验码是一种典型的误差纠错码。

答案: 错误
分析：奇偶校验码是一种典型的误差检验码，无纠错功能。

12、 任何逻辑函数均可化为最小项之和和最大项之积两种标准形式。

答案: 正确

13、 约束项和无关项均为任意项。

答案: 错误
分析：约束项和任意项均为无关项。

14、 一组四位二进制数组成的BCD码能表示十六以内的任何一个十进制数。

答案: 错误
分析：一组四位二进制数组成的BCD码仅能表示0~9这十个小于10的数。​

15、 典型格雷码与有权二进制（如8421）存在着的关系（最高位除外）。

答案: 正确

16、 n变量逻辑函数的最小项数目和最大项数目一样多，均为个。

答案: 正确

17、 在数字电路和数字计算机中，所有二进制数的补码均采用将数值按位“取反＋1”的法则来求得，且二进制数的加、减、乘、除运算都可以用补码的加法运算电路完成。

答案: 错误
分析：二进制负数的补码采用将数值按位“取反＋1”的法则来求得，而二进制正数的补码是其原码本身。

18、 逻辑函数描述方式中仅有真值表具有惟一性。

答案: 错误
分析：逻辑函数描述方式中真值表和卡诺图均具有惟一性。

19、 布尔代数是建立在‘0’、‘1’二值逻辑和“与”、“或”、“非”三种基本逻辑之上的。

答案: 正确

20、 求一个逻辑函数的反函数可采用对偶定理。

答案: 错误
分析：求一个逻辑函数的反函数可采用反演定理。

21、 应用对偶定理能很好地将两变量德摩根定律扩展为多变量德摩根定律。

答案: 错误
分析：应用代入定理能很好地将两变量德摩根定律扩展为多变量德摩根定律。

22、 卡诺图化简时，圈‘1’的面积应尽可能大，且圈中‘1’的数目需为个,n为的整数。

答案: 正确

23、 （8F.FF）16=（            ）8
答案: 217.776

24、 （25.7）10=（                ）2 ，保留小数点以后4位有效数字
答案: 11001.1011

25、 （0011）631-1BCD=（     ）10
答案: 0

26、 （3D.BE）16=（        ）10
答案: 61.7421875

27、 （-00101.01）2的补码为        
答案: 111010.11

28、 若AB=0，则       
答案: A+B

29、 逻辑函数Y=A+B+CD的最小项之和的形式为
答案: 3,4,5,6,7,8,9,10,11,12,13,14,15

30、 已知逻辑函数，其卡诺图化简为最简“与-或”形式的结果为              

答案: A+BC+BD

31、 逻辑函数的最大项之积的形式为Y=
答案: 0,1,7

32、 数制是人们对数量计数的一种统计规则。任何一种进位计数包含基数和        两个基本因素。
答案: 位权

33、 逻辑函数化为最简“与-或”形式的结果为         
答案: 0

34、 逻辑函数Y=的对偶式的最简“与-或”形式为          
答案: B+C

35、 将逻辑函数的反函数化简为最简“与-或”形式结果为        
答案: 0

第11讲 其它类型数字集成电路 第二章 逻辑门电路-单元测试

1、 下列说法中，正确的是         

答案: 9个‘0’连续同或为0，9个‘1’连续异或为1 

2、 下列           的输入端允许悬空。

答案: TTL与非门

3、 CMOS或非门多余输入端的正确处理方式是           

答案: 接地 

4、 若将一TTL异或门（输入端为A、B）当作反相器使用，则A、B端应                连接。

答案: A或B中有一个接1或悬空

5、 下列           门可实现“线与”功能？

答案: TTL OC门

6、 下列          说法正确？

答案: CMOS OD门输出端允许直接并联使用

7、 逻辑电路如图所示，输入A＝“1”，B＝“1”，C＝“0”，输出F为           

答案: 0

8、 下列          电路可以实现的功能, 已知关门电阻Roff=0.91kΩ，开门电阻Ron=1.93kΩ。

答案: 4

9、 下列各门电路中           的输出端可以并联使用。

答案: TTL OC门

10、 下列          输出不允许并联使用。

答案: 典型TTL门

11、 与TTL门电路相比，下面               不是CMOS门电路的优势。

答案: 输入阻抗小

12、 CMOS门电路如图所示，其中可以实现Y=1的逻辑电路有        。

答案: a;
c;
d

13、 TTL门电路如图所示，其中可以实现Y=0的逻辑电路有：               , 已知关门电阻Roff=0.91kΩ，开门电阻Ron=1.93kΩ。

答案: b;
c

14、 CMOS门电路如图所示，其中可以实现的逻辑电路有：                

答案: a;
c;
d

15、 TTL门电路如图所示，其中可以实现的逻辑电路有：              , 已知关门电阻Roff=0.91kΩ，开门电阻Ron=1.93kΩ。

答案: b;
c

16、 CMOS门电路如图所示，其中可以实现Y=A的逻辑电路有：              

答案: a;
c;
d

17、 TTL门电路如图所示，其中可以实现Y=的逻辑电路有：                  , 已知关门电阻Roff=0.91kΩ，开门电阻Ron=1.93kΩ。

答案: b;
c

18、 CMOS门电路多余输入端可以                 处理。

答案: 接高电平 ;
接地;
与其它输入端并联

19、 一般而言，同类型的门电路带下一级电路门的个数是不受限的。

答案: 错误
分析：即便是同类型的门电路也有扇出系数的要求。

20、 集电极开路门可以实现高电压、大电流驱动。 

答案: 正确

21、 使用CMOS门电路时多余输入端可以悬空。

答案: 错误
分析：为防静电，CMOS门电路多余输入端绝对不可以悬空。

22、 下图所示电路的逻辑功能是：。

答案: 错误
分析：CMOS门电路输入端不允许悬空，接法错误。

23、 下图所示电路的逻辑功能是：。

答案: 正确

下方是付费阅读内容：本平台商品均为虚拟商品，无法用作二次销售，不支持退换货，请在购买前确认您需要购买的资料准确无误后再购买，望知悉！

完整答案需点击上方按钮支付5元购买,所有答案均为章节测试答案，购买后上方矩形框将出现已付费的隐藏内容。

24、 下图所示电路的逻辑功能是：

答案: 错误

25、 正、负逻辑只是逻辑定义不同，并无本质区别。 

答案: 正确

26、 CMOS传输门可直接处理模拟信号，做模拟开关使用。 

答案: 正确

第17讲 若干常用中规模组合逻辑电路-数值比较器及奇偶校验器 第三章 组合逻辑电路-单元测试

1、 下列                  器件任何时刻只允许有1个有效信号到达输入端。

答案: 普通编码器

2、 8选1数据选择器CT4151芯片构成下图所示电路，则Y(D，C，B，A)=           。

答案:

3、 已知用8选1数据选择器74LS151构成的逻辑电路如图所示，则电路实现的逻辑功能是：     。

答案: 一个“检1”电路，即输入（DCBA）中包含奇数个‘1’时，输出为‘1’

4、 用3线－8线译码器74LS138实现的逻辑电路如下，则该电路实现的逻辑功能是：          。

答案: y=x+3，其中，且x为整数

5、 某组合逻辑电路的输入波形A、B、C及输出波形Y1、Y2、Y3、Y4如下图所示, 若用3线－8线译码器74LS138实现该逻辑电路，下列电路中正确的是：              。  

答案:

6、 8线－3线优先编码器74LS148接通电源后，其选通输出端输出低电平，则其原因可能是：           

答案: 无有效编码输入

7、 下图所示电路输出Y1、Y2的最简与或逻辑函数为：              

答案: 和C

8、 已知用8选1数据选择器74LS151构成的逻辑电路如下图所示，则输出F的最简“与或”逻辑函数表达式是：        。

答案:

9、 8选1数据选择器CT4151芯片构成下图所示电路，则输出函数Y(D,C,B,A)的表达式正确的是          。

答案:

10、 已知用8选1数据选择器74LS151构成的逻辑电路如下图所示，则输出F的最简“与或”式是     。

答案:

11、 下列                        从功能上说属于一对反操作。

答案: 译码器和编码器;
数据选择器和数据分配器

12、 下列可以惟一描述一个组合逻辑电路的方式包括                      。

答案: 卡诺图;
真值表

13、 下列                         属于组合逻辑电路。

答案: 译码器;
数据分配器;
比较器;
奇偶校验器

14、 3线－8译码器74LS138接通电源后，无论地址输入端怎样变化，输出均被封锁在高电平，则其原因可能是：                

答案: 片选端S1未有效接高电平;
片选端未有效接低电平;
片选端未有效接地

15、 下列                        不属于组合逻辑电路。

答案: 序列信号发生器;
寄存器;
环形计数器

16、 下列                      MSI器件可有效实现组合逻辑函数。

答案: 译码器;
数据选择器;
数据分配器

17、 编码器的特点是允许同时输入多个编码信号，且只对其中优先权最高的信号进行编码。

答案: 错误

18、 数值比较器的级联扩展法结构简单，但运算速度通常比并联扩展方式低。

答案: 正确

19、 组合逻辑电路在电路结构上只由逻辑门组成，不包含记忆元件，输入和输出之间无反馈，因而其功能特点是入变出即变。

答案: 正确

20、 有冒险必然存在竞争，有竞争不一定引起冒险。

答案: 正确

21、 当传送十进制数5时，在余3BCD码奇校验码的校验位上值应为1。

答案: 错误

22、 一个n线-线译码器即一个1路-路数据分配器。

答案: 正确

23、 仅由或非门构成的逻辑电路一定是组合电路。 

答案: 错误

24、 8线－3线优先编码器74LS148接通电源后，无论编码输入怎样变化，所有输出均被封锁在高电平，则其原因可能是扩展端没有有效接地。

答案: 错误

第20讲 触发器的逻辑功能描述及应用示例 第四章 触发器—单元测验

1、 当集成维持－阻塞正边沿D型触发器的异步置0、置1端分别为时，触发器的次态           。

答案: 为0

2、 将RS-FF转换成T-FF，下列转换最为合理的是：              

答案:

3、 下列存在约束条件的触发器包括                    。

答案: SR锁存器;
维持阻塞正边沿RS触发器;
主从RS触发器

4、 主从JK型触发器是           

答案: 在CP下降沿输出信号

5、 T触发器特性方程描述正确的是           。

答案:

6、 用8级触发器可以记忆         种不同的状态。

答案: 256

7、 已知R、S是2个与非门构成的基本RS触发器的输入端，则约束条件为           。

答案: RS＝0

8、 如下各触发器电路中，第        个电路能实现的功能电路。

答案: 2

9、 下图中触发器均为边沿触发结构，且初始状态均为0，则电路在一系列CP信号作用下Q1、Q2、Q3端输出电压波形正确的是                 。

答案:

10、 已知R、S是或非门构成的基本RS触发器的输入端，则约束条件为              

答案: RS＝0

11、 若JK触发器的原状态为0，欲在CP作用后仍保持为0状态，则激励函数JK的值应是          。

答案: J＝0，K＝×

12、 下列存在一次变化现象的触发器是               。

答案: 主从JK触发器

13、 在下图所示的主从JK触发器电路中，CP和A的电压波形如图所示，则Q端对应的电压波形正确的是                         。（设触发器的初始状态为=0）

答案:

14、 下列                       触发器有可能发生空翻现象。

答案: 同步RS触发器;
同步D触发器;
同步JK触发器

15、 下列描述正确的是                。

答案: 同步触发器的动作特点是在CP=1（高电平期间）的全部时间内，S、R、D、J、K、T等数据输入端的变化可引起触发器状态发生相应变化，因此常被称为电平触发器。;
 边沿触发器的动作特点是触发器的输出状态仅仅取决于CP脉冲上边沿或下边沿到来时的S、R、D、J、K、T等输入状态，在此前或之后，输入状态的变化对输出状态均无影响。;
基本RS-FF(SR锁存器) 是构成各种高性能触发器的基本单元。

16、 下列电路中，               可以实现。

答案: 1;
2;
3

17、 下图所示是用维持阻塞结构D触发器组成的脉冲分频电路。则下列描述正确的是              。

答案: Y的周期是CP周期的1.5倍;
Y是CP的1.5分频

18、 描述触发器逻辑功能的方式包括                   。

答案: 特性表;
特征方程;
状态转换图;
时序图

19、 JK触发器功能很强，辅以简单设计，它就能够实现以下                  触发器的逻辑功能。

答案: RS触发器;
T触发器;
T’触发器;
D触发器　

20、 主从触发器仅在CP信号下边（降）沿到达时进行输出，因而是一种典型的边沿触发器。  

答案: 错误
分析：主从触发器动作分两步：在cp=1期间，主触发器接收信息，在CP下降沿，从触发器将主触发器保存的信息传输出去，这与边沿触发器工作机理是不同的。

21、 基本RS触发器仅由与非门或或非门构成，因而属于组合逻辑电路。

答案: 错误
分析：这些门状态自锁，具有记忆功能，属于时序逻辑电路。

22、 因为主从JK触发器具有一次变化现象，因而其具有很强的抗干扰能力。

答案: 错误
分析：干扰现象往往易引起主从JK触发器的一次变化。

23、 边沿触发器的次态仅取决于CP信号的边沿到达时输入的逻辑状态，而在这时刻之前或以后，输入信号的变化对触发器输出的状态没有影响。

答案: 正确

24、 凡是结构形式上由两个同步触发器级联而成，且它们的时钟信号CP相位相反的触发器均为主从触发器。

答案: 错误
分析：CMOS主从类型的触发器具有主从结构，但动作具有边沿性特点，属于边沿类型的触发器。

25、 触发器逻辑功能的基本特点是可以保存1位二值（0或1）信息。

答案: 正确

26、 同一种逻辑功能的触发器可以用不同的电路结构实现。反过来说，用同一种电路结构形式可以做成不同逻辑功能的触发器。

答案: 正确

第26讲 其它常见时序逻辑电路及竞争-冒险现象 第五章 时序逻辑电路-单元测验

1、 同步计数器是指          的计数器 。

答案: 各触发器时钟端连在一起，统一由系统时钟控制

2、  下图为74LS161和7485组成的计数分频电路，则该计数器的模值为          。

答案: 6

3、 下图所示电路的逻辑功能描述正确的是       （设各触发器初态为0）。

答案: 8相顺序脉冲产生器，不易产生竞争-冒险现象。

4、 下图所示电路的逻辑功能描述正确的是        （设各触发器初态为0）。

答案: 每来5个时钟脉冲L亮一次，即模5计数器电路，且有自启动能力。

5、 由10级触发器构成的二进制计数器，其最大模值为          。

答案: 1024

6、 可以用来实现并/串转换和串/并转换的器件是       。

答案: 移位寄存器

7、 下图所示电路的逻辑功能描述正确的是         （设各触发器初态为0）。

答案: 该电路是一个六进制循环码计数器，可以自启动。

8、 由3级触发器构成的环形和扭环形计数器的计数模值依次为          。

答案: 3和6

9、 已知Q3Q2Q1Q0为同步十进制计数器的触发器输出，若以Q3做进位，则其周期和正脉冲宽度是             。

答案: 10个CP脉冲，正脉冲宽度为2个CP周期

10、 异步计数器设计时，比同步计数器设计多增加的设计步骤是         。

答案: 求时钟方程

11、 构成模值为256的二进制计数器，需要          级触发器 。

答案: 8

12、 所谓分频，即把脉冲串的频率由高分低，使输出信号的频率比输入信号的频率低。

答案: 正确

13、 时序逻辑电路由组合逻辑电路和存储电路两部分组成，且二者均必不可少。

答案: 错误

14、 对固定频率信号而言，N进制的计数器即N分频器。

答案: 正确

15、 一般地说，模值相同的同步计数器比异步计数器的结构简单，工作速度快。

答案: 错误

16、 时序逻辑电路存储电路部分产生的竞争——冒险现象一般认为总是发生在       （同步/异步）时序逻辑电路部分。
答案: 异步

17、 可以用来暂时存放数据的器件叫        。
答案: 寄存器

18、 通过级联方法，把三片4位二进制计数器74LS161连接成为多位二进制计数器后，其最大模值是     。
答案: 4096

19、               是用来产生一组按照事先规定的顺序脉冲的电路 。
答案: (以下答案任选其一都对)顺序脉冲发生器;
节拍脉冲发生器

20、 用中规模十进制加法计数器74LS160和八选一数据选择器74LS151构成如图所示电路，则经过10个CP后，输出F=          。
答案: 1010110111

21、 在设计时序电路时，对原始状态表中的状态化简，其目的是         。
答案: (以下答案任选其一都对)合并等价状态;
合并等效状态

22、 一个五位二进制加法计数器，由00000状态开始，经过169个输入脉冲后，此计数器的状态为       。
答案: 1001

23、 由2片T4161（四位同步二进制加法计数器）组成的同步计数器如图所示，则当CP的频率为20KHz时，Ｙ的频率为             Hz。
答案: 100

24、 用十进制加法计数器芯片74LS160构成如图所示电路，则其模值为      。
答案: 23

25、 某寄存器由D触发器构成，有4位代码要存储，此寄存器至少须有       个触发器 。
答案: 4

26、 由8级触发器构成的十进制计数器的最大模值为     。
答案: 100

27、 用4位同步二进制加法计数器74LS161构成如图所示电路，其模为             。
答案: 10

28、 用二－五－十进制异步计数器74290构成如图所示电路，其模为           。
答案: 7

不知道怎么购买？点此查看购买教程！