VerilogHDL中的结构描述方式是将硬件电路描述成一个分级子模块相互联的结构，通过对组成电路的各个子模块间相互连接关系的描述来说明电路的组成