reg分析:reg类型不一定表示寄存器,VerilogHDL中用always块描述的组合逻辑电路的输出必须申明为reg类型

  尔雅 智慧树 mooc


+
账户
更新
搜索
帮助
主页