组合逻辑电路某一时刻的输出状态，与该时刻之前的输入信号（）