用VerilogHDL参数化设计的方法描述一个SIZE位的三态缓冲器moduleBuffer#(parameterSIZE=)(output[SIZE]Dout，input[SIZE]Din，inputEn);assignDout=En?Din__;endmodule