将电路的高级语言描述转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件的过程，称为（）A编程下载B逻辑综合C逻辑适配D逻辑编译