在Verilog中表示变量a小于等于b,应该写为ab

  尔雅 智慧树 mooc


+
账户
更新
搜索
帮助
主页