在组合逻辑电路中，任意时刻的输出只取决于该时刻的输入，与电路原来的状态无关