在时序逻辑电路中，建立时间约束不可违反；一旦违反电路将无法使用，只能重新设计