关键线路与时差E工序之间的逻辑关系可以设法表达，但不易表达清楚